관련 자료

논문과 특허

논문 22편 · 특허 출원 1건 전체 보기 ↗

활동과 프로젝트

GitHub 프로필 ↗

이미지 매칭 코드 ↗ · 스마트 케이스 코드·사진 ↗

QEC 검증 자료

Vivado 2024.2 · Zynq-7020 · 100 MHz 클록 제약 · INT8 · OOC post-route. 블록 단위 기능·타이밍 검증 결과이며 실제 FPGA 보드 측정은 포함하지 않습니다.

• FPGA 블록 구현 보고서 ↗
• Noise Estimator 타이밍 ↗
• FFN 타이밍 ↗
• FFN RTL 코드 ↗

디자인 참고

Figma 템플릿 ↗ · 템플릿 공개 데모 ↗